Home | english  | Impressum | Datenschutz | Sitemap | KIT
Beteiligte Institute

Institut für Mikro- und Nanoelektronische Systeme (IMS)
Hertzstraße 16, Geb. 06.41
D - 76187 Karlsruhe
Prof. Dr. rer. nat. Michael Siegel

Institut für Technik der Informationsverarbeitung (ITIV)
Vincenz-Prießnitz-Str. 1
76131 Karlsruhe
Prof. Dr.-Ing. Jürgen Becker


Studienmodell 21 - System-on-Chip

 

Die enormen technologischen Fortschritte der letzten Jahrzehnte im Bereich der Halbleitertechnologien ermöglichen die mikroelektronische Integration komplexer Hardware/Software Systeme auf einem einzigen Chip, so genannte System-on-a-Chip (SoCs). Eine typische Architektur besteht hierbei aus Mikrocontroller-, DSP-, ASIC-, sowie aus rekonfigurierbaren als auch analogen Hardwarekomponenten. Im Zuge des SoC-Entwurfs müssen weit reichende Eigenschaften und Randbedingen bzgl. der Funktionalitäten und verwendeter Technologien für das SoC-Design für die jeweils betrachteten Anwendungen identifiziert und untersucht werden insbesondere im Hinblick auf Flexibilität (Risikominimierung!), Chipflächenbedarf (Kosten!), Leistungsaufnahme (Mobilität von Endgeräten!) und Datendurchsatz (Performance!).  Durch die hoch integrierte Single-Chip-Lösung kommt der Begriff System in diesem Zusammenhang besonders zum Tragen, da der Ingenieur sich mit vielfältigen Aspekten des Zielsystems während des Entwurfsprozesses auseinandersetzen muss.

Das Studienmodell 21 - "System-on-Chip" zielt auf die Studierenden ab, die sich mit Aufgaben aus der Theorie und Praxis des Systementwurfs anwendungsorientierter integrierter Schaltungen, wie sie heute in modernen Unternehmen der Mikroelektronikindustrie existieren, auseinander setzen wollen. Dabei erlernen sie Grundlagen zur Herstellung höchstintegrierter Schaltkreise, die Funktion und den Aufbau von modernen integrierten Analog- und Digitalschaltkreisen wie logische Gatter, Flipflops, analoge Verstärkerschaltungen, um ein Bottom-Up Design vom Transistor zur komplexen Schaltung realisieren zu können und den Umgang mit CAD-Werkzeugen für den  Designablauf integrierter Systeme, wie z.B. Cadence® Design Systems, die dem modernsten Stand der Technik entsprechen. Ausgehend von der Verhaltensbeschreibung in einer Hardwarebeschreibungssprache, bis zur Synthese  und Optimierung der Gatter-Netzliste und der Generierung des physikalischen Layouts in heutiger Standardzellen-Technologie wird der Top-Down Entwurf aufgezeigt. Damit sollen die Studierenden optimal auf ihren späteren Einsatz in verschiedenen Bereichen der Mikroelektronik-Industrie vorbereitet werden.