Institut für Mikro- und Nanoelektronische Systeme (IMS)

Praktikum Schaltungsdesign mit FPGA

  • Typ: Praktikum
  • Lehrstuhl: IMS
  • Semester: Winter- und Sommersemester
  • Ort:

    Geb. 06.41
    Raum 102 (1. Stock)

  • Zeit:

    Online

  • Beginn: Mittwoch, 24.4.2019, 15:00 Uhr, Vorbesprechung
  • Dozent:

    Wünsch

  • SWS: 4
  • ECTS: 6
  • LVNr.: 2312674
  • Prüfung:

    Die Prüfung besteht aus 3 mündlichen Teilprüfungen zu den Projekten des Praktikums.

    Notenbildung:

    Die Note wird aus dem Mittelwert der drei Teilprüfungen und dem zu erstellenden Praktikumsbericht gebildet.

  • Hinweis:

    Online

Hinweis

Aufgrund der Coronavirus-Pandemie wird im Sommersemester 2020 das Laborpraktikum "Schaltungsdesign mit FPGA" vorrausichtlich nicht in der gewohnten Art und Weise angeboten werden können.

Im Moment ist geplant, das Praktikum in Blockform im Zeitraum 01.07.2020 - 24.07.2020 durchzuführen.

Bitte informieren Sie sich auf der ILIAS-Seite der Veranstaltung über Neuigkeiten und den genauen Ablauf.

Die Anzahl der Teilnehmer ist begrenzt.
Eine Anmeldung sichert noch keinen Platz im Praktikum.

Studierende der Studienmodelle des IMS (
Master) haben bei der Vergabe der Plätze Vorrang.

Anmeldung / Vorbesprechung
Die Anmeldung erfolgt online über ILIAS. Ein Passwort ist nicht erforderlich.
Anmeldeschluss:

Die Vorbesprechung findet im Seminarraum des IMS (Geb. 06.41, Raum 108) statt.

Die Durchführung des Praktikums erfolgt an 10 Terminen. Damit dies möglich ist, wird von den Teilnehmern eine entsprechende Vor- und Nachbereitung erwartet. Nach Abschluss aller Projekte ist ein Praktikumsbericht zu erstellen. Die Abgabe des Praktikumsbericht muss bis zum 06.03.2019 erfolgen.

Ziele:
Im Praktikum "Systeme mit programmierbarer Logik“ soll der praktische Umgang mit ASICs, ihrer Programmierung und dem abschließenden Funktionstest der entworfenen Logikfunktionen auf Hardware-Niveau vermittelt werden.

Inhalt:

  • Einführung in die integrierte Entwicklungsumgebung Quartus II anhand der Erstellung von Faltungscodierern
  • Erstellung von Simulationsstimuli und Vergleich der Simulationsergebnisse der erstellten Codierer.
  • Programmieren des Logikbausteins unter Berücksichtigung der speziellen Hardware  
  • Erstellung von digitalen Filtern mittels fortgeschrittenen graphischen Entwurfs (Verwendung der integrierten Werkzeuge der Entwicklungsumgebung).
  • Programmierung und Messung der erstellten Filter.
  • Erstellung von parametrisierten digitalen Filtern in VHDL unter Berücksichtigung verschiedener Varianten der Implementierung.
  • Vergleich und Diskussion des Bedarfs an Logikzellen und der Leistungsfähigkeit der Filter.